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摘  要 
本项目是厦门大学计算机系与清华大学智能技术与系统国家重点实验室合


















的 SCI 实时性扩展技术。主要分析了 IEEE 正在研究制定的 DFC 协议。并针对 SCI
协议在实时系统中的应用和 DFC 扩展协议提出了个人观点。 
 
 



























This is the further extension of the subtask of the 863 national projects in 
military industry: communication card in flight control, which held by the computer 
science department of Xiamen University and the national major laboratory in 
intelligent technology and system of Tsinghua University.  
SCI (Scalable Coherent Interface) is an interface standard for very high 
performance multiprocessor systems. It supports a coherent shared-memory model. 
SCI's low pin counts and simple ring topology make it cost-effective for small 
systems as well as for the massively parallel ones. SCI supports many different 
interconnect configurations, ranging from simple ring to complex multistage 
switching networks. SCI uses point-to-point unidirectional communication between 
neighboring nodes, greatly reducing the nonideal transmission-line problems. A large 
number of requests can be outstanding at the same time, making SCI well suited for 
high-performance multiprocessor systems. SCI allows up to 64K nodes to be 
connected in a single system. Since each node could itself be multiprocessors, the SCI 
addressing mechanism will be sufficient to support the next generation of massively 
parallel computer systems. 
One key point of this thesis is analyzing and researching the SCI protocol. It 
discusses the node, link, topology, package, transaction, package encoding, CRC, 
addressing, system initialization and so forth in detail. Another key point is designing 
a SCI-based high speed serial communication interface with FPGA. The simulation 
and test proves that this design is logical and feasible, and it’s the base of our further 
research. Besides, this thesis introduces basic principles and tools in FPGA digital 
circuit design.  
Finally, this thesis discusses the limitation of SCI protocol in Real-Time systems, 
and analyzes the SCI Real-Time extension technologies now in research by IEEE, 
focusing on the Directed Flow Control Protocol (DFC) proposed by SCI/RT 
workgroup. At last, put forward some personal views about the extension and 
application of SCI in Real-Time systems. 
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PCB 布线容易，并且接插件也较小。另外，串行 I/O 还能减轻 EMI 和提高噪声
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不同 I/O 的高速转换装置給高速串行接口设计带来方便。 
可扩展一致性接口 SCI 协议是一种可以提供 G 比特级带宽和微秒级延迟的
系统互联技术，它支持灵活的拓扑结构，具有高可靠性和高度冗余性。已经被美
国的 JAST（联合先进攻击计划组织）作为第四代先进综合式航电系统的首选互
连系统[3] [4]。  
1.2 项目来源及意义 
本项目是厦门大学计算机系与清华大学智能技术与系统国家重点实验室合
作的国家军工 863 项目－飞控计算机通讯卡子课题的进一步引伸，即采用 FPGA
芯片设计并实现基于 SCI 协议的高速串行通信接口。 
在这个大的背景下，现阶段本论文的重点在于采用 Virtex-II Pro FPGA 器件
作为通信卡的核心控制芯片，基于 SCI 协议设计基本的节点模型，包括数据包的
编码和解码，地址解析，输入输出 FIFOs 和旁路 FIFO 等模块，以及实现高速串
行数据的收发，和主机的 PCI 接口等。 
























(1) 利用 PCI 核实现基于 FPGA 的 PCI 总线接口； 
(2) 研究 SCI 协议标准； 
(3) 根据标准设计 SCI 高速串行通信接口； 
(4) 在 1，2 和 3 的基础上，仿真实现基于 FPGA 的系统间高速串行通信接
口； 





第二：实现基于 SCI 的高速串行通信接口模型。其中主要是 SCI 节点模型的
设计，并在仿真环境下对结果进行测试。结果显示本论文的设计方案是合理可行，
符合 SCI 协议规范的。此外还利用 PCI 核实现与 PCI 的连接，以及采用 RocketI/O
实现高速串行收发功能。并为今后进一步完善节点功能，以及针对不同的用户需
求，提出合理可行的裁减方案，充分发挥协议自身的优势做好准备。 
此外，本文的一个创新点在于使用 FPGA 代替 ASIC 作为数据处理芯片。由
于 ASIC 都是针对某一特定功能的，限制其设计灵活性，而 FPGA 的内部逻辑功
能可以随着不同的应用进行更改，因此适用于不同的场合和不同的标准。 
后，本文介绍了 SCI 协议在实时性功能上的局限性，以及目前正在研究中
的 SCI 实时性扩展技术，主要分析了 IEEE 正在研究制定的 DFC 协议。在小结































功能和实现，以及如何利于 PCI 核与 PCI 进行连接，如何用 RocketI/O 实现高速
串行数据收发等。分别对各个模块测试仿真，并对仿真结果进行分析。 
·第五章：SCI 协议在实时系统中的扩展。由于 SCI 协议在制定之初并没有
考虑到实时性问题，但如今对实时性的要求越来越高，因而，IEEE 成立了 SCI/RT
小组致力于研究 SCI 协议在实时性功能上的扩展，并提出了若干方案。这一章将
分析其中一种扩展协议 DFC（Directed Flow Control 直接流控制协议）。 后在
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